基板レイアウト ESD と静電気の中和の原則に影響を与える
基板レイアウトは静電気と帯電中和法の原則に影響を与えます。シールド袋、アルミ箔袋、真空ペン、湿度カード、ピンセット、真空カップ、きれいな布、ステンレス ピンセット、吸引ペン、交換可能なピンセット、真空ポンプ、静電気シールド袋、帯電防止アルミのプロの生産箔袋、帯電防止手袋、無塵手袋。
ESD 電流は電子の他の低インピー ダンス経路を通じて流れるの代わりに地面に容易に流れることができるように、基板設計の低インピー ダンスのアース線を使用します。グランド プレーンにボード上の未使用の領域を有効にする必要がありますので、接地面積、できれば地面は、ESD の影響を減らすことができます。地面に近い信号線を維持して、ループ面積を削減大規模なループによる ESD 問題を最小限に抑えられます。別々 のグランド プレーンと多層基板をお勧めします。
ボード レイアウトのとき、敏感な電子部品は、トランスフォーマー、コイル、コネクタなどの潜在的な ESD 源からできるだけ離れて保たれます。これらの潜在的な ESD の情報源は電荷を蓄積したり、コンポーネントの損傷を引き起こすことができる浮遊の電磁フィールドを作成できます。コイル、変圧器と同様のコンポーネントこれらのコンポーネントによる放射電磁波を抑制するためにシールドするが賢明です。ループの面積を減らすために長い信号線間のアース線を配線します。ESD は、ボードの端からの距離に敏感な電子部品を配置すると、これらのコンポーネントを損傷することが誤ってこれは人間との接触、ESD による損傷を回避できます。可能な限り多層プリント回路基板を使用: グランド プレーン、電源プレーン、密接に間隔をあけられた信号ライン-接地間隔を減らす共通インピー ダンスと両面 Pcb 1/10、1/100 への誘導カップリング。電源または接地平面に近い信号層を維持してください。上部と底面、短いトレース、および塗りつぶしの多くの場所上のコンポーネントと高密度 Pcb 内部トレースをご検討ください。信号線、電源とグランド プレーン、内側の層は、したがってファラデー シールド ボックスに類似しているのほとんど。PCB プリント回路基板の適切なレイアウト設計と階層によって PCB を ESD 対策設計を実現できます。目的の ESD 耐性を達成するためにテストに合格して、問題を解決する、それぞれの少なくとも 1 つの PCB 設計に影響を与える可能性があります、このようなサイクルを再テストする一般的です。PCB 設計プロセスで、設計変更のほとんどは増加または減少する予測を通じてコンポーネントに限定できます。最強の ESD の範囲のパフォーマンスを達成するために PCB レイアウトを調整します。
中和中和法は静電気の危険性を排除するために重要な対策です。静電気中和法は、帯電は密、静電気の電荷を中和する場所で多価イオンを生成しようとします。静電気中和法は、絶縁体に静電気を除去するために使用できます。誘導中和剤・高電圧中和剤・中和剤放射線などのデバイスを使用して静電気危険性を排除できます。